电子类笔试题和面试题答案(二)
64、可编程逻辑器件在现代电子设计中越来越重要，请问：a) 你所知道的可编程逻辑器件有哪些? b) 试用vhdl或verilog、able描述8位d触发器逻辑。(汉王笔试)
pal，pld，cpld，fpga。
module dff8(clk , reset, d, q);
input clk;
input reset;
input d;
output q;
reg q;
always @ (posedge clk or posedge reset)
if(reset)
q <= 0;
else
q <= d;
endmodule
65、请用hdl描述四位的全加法器、5分频电路。(仕兰微电子)
66、用verilog或vhdl写一段代码，实现10进制计数器。(未知)
67、用verilog或vhdl写一段代码，实现消除一个glitch。(未知)
68、一个状态机的题目用verilog实现(不过这个状态机画的实在比较差，很容易误解的)。(
威盛via 2003.11.06 上海笔试试题)
69、描述一个交通信号灯的设计。(仕兰微电子)
70、画状态机，接受1，2，5分钱的卖报机，每份报纸5分钱。(扬智电子笔试)
71、设计一个自动售货机系统，卖soda水的，只能投进三种硬币，要正确的找回钱数。(1)画出fsm(有限状态机);(2)用verilog编程，语法要符合fpga设计的要求。(未知)
72、设计一个自动饮料售卖机，饮料10分钱，硬币有5分和10分两种，并考虑找零：(1)画出fsm(有限状态机);(2)用verilog编程，语法要符合fpga设计的要求;(3)设计工程中可使用的工具及设计大致过程。(未知)
73、画出可以检测10010串的状态图,并verilog实现之。(威盛)
74、用fsm实现101101的序列检测模块。(南山之桥)
a为输入端，b为输出端，如果a连续输入为1101则b输出为1，否则为0。例如a： 0001100110110100100110
b： 0000000000100100000000
请画出state machine;请用rtl描述其state machine。(未知)
75、用verilog/vddl检测stream中的特定字符串(分状态用状态机写)。(飞利浦-大唐笔试)
76、用verilog/vhdl写一个fifo控制器(包括空，满，半满信号)。(飞利浦-大唐笔试)
77、现有一用户需要一种集成电路产品，要求该产品能够实现如下功能：y=lnx，其中，x为4位二进制整数输入信号。y为二进制小数输出，要求保留两位小数。电源电压为3~5v假设公司接到该项目后，交由你来负责该产品的设计，试讨论该产品的设计全程。(仕兰微电子)
78、sram，falsh memory，及dram的区别?(新太硬件面试)
79、给出单管dram的原理图(西电版《数字电子技术基础》作者杨颂华、冯毛官205页图9 -14b)，问你有什么办法提高refresh time，总共有5个问题，记不起来了。(降低温度，增大电容存储容量)(infineon笔试)
80、please draw schematic of a common sram cell with 6 transistors,point out which nodes can store data and which node is word line control? (威盛笔试题circuit design-beijing-03.11.09)
81、名词:sram,ssram,sdram 名词irq,bios,usb,vhdl,sdr
irq: interrupt request bios: basic input output system usb: universal serial bus
vhdl: vhic hardware description language sdr: single data rate
压控振荡器的英文缩写(vco)。动态随机存储器的英文缩写(dram)。
名词解释，无聊的外文缩写罢了，比如pci、ecc、ddr、interrupt、pipeline irq,bios,usb,vhdl,vlsi vco(压控振荡器) r am (动态随机存储器)，fir iir dft(离散傅立叶变换)或者是中文的，比如：a.量化误差 b.直方图 c.白平衡
笔试精华继续
二、ic设计基础(流程、工艺、版图、器件)
1、我们公司的产品是集成电路，请描述一下你对集成电路的认识，列举一些与集成电路相关的内容(如讲清楚模拟、数字、双极型、cmos、mcu、risc、cisc、dsp、asic、fpga等的概念)。(仕兰微面试题目)
2、fpga和asic的概念，他们的区别。(未知)
答案：fpga是可编程asic。
asic:专用集成电路，它是面向专门用途的电路，专门为一个用户设计和制造的。根据一个用户的特定要求，能以低研制成本，短、交货周期供货的全定制，半定制集成电路。与门阵列等其它asic(application specific ic)相比，它们又具有设计开发周期短、设计制造成本低、开发工具先进、标准产品无需测试、质量稳定以及可实时在线检验等优点
3、什么叫做otp片、掩膜片，两者的区别何在?(仕兰微面试题目)
4、你知道的集成电路设计的表达方式有哪几种?(仕兰微面试题目)
5、描述你对集成电路设计流程的认识。(仕兰微面试题目)
6、简述fpga等可编程逻辑器件设计流程。(仕兰微面试题目)
7、ic设计前端到后端的流程和eda工具。(未知)
8、从rtl synthesis到tape out之间的设计flow,并列出其中各步使用的tool.(未知)
9、asic的design flow。(威盛via 2003.11.06 上海笔试试题)
10、写出asic前期设计的流程和相应的工具。(威盛)
11、集成电路前段设计流程，写出相关的工具。(扬智电子笔试)
先介绍下ic开发流程：
1.)代码输入(design input)
用vhdl或者是verilog语言来完成器件的功能描述，生成hdl代码
语言输入工具：summit visualhdl
mentor renior
图形输入: composer(cadence);
viewlogic (viewdraw)
2.)电路仿真(circuit simulation)
将vhd代码进行先前逻辑仿真，验证功能描述是否正确
数字电路仿真工具：
verolog： cadence verolig-xl
synopsys vcs
mentor modle-sim
vhdl : cadence nc-vhdl
synopsys vss
mentor modle-sim
模拟电路仿真工具：
*anti hspice pspice，spectre micro microwave: eesoft : hp
3.)逻辑综合(synthesis tools)
逻辑综合工具可以将设计思想vhd代码转化成对应一定工艺手段的门级电路;将初级仿真中所没有考虑的门沿(gates delay)反标到生成的门级网表中,返回电路仿真阶段进行再仿真。最终仿真结果生成的网表称为物理网表。
12、请简述一下设计后端的整个流程?(仕兰微面试题目)
13、是否接触过自动布局布线?请说出一两种工具软件。自动布局布线需要哪些基本元素?(仕兰微面试题目)14、描述你对集成电路工艺的认识。(仕兰微面试题目)
15、列举几种集成电路典型工艺。工艺上常提到0.25,0.18指的是什么?(仕兰微面试题目)
16、请描述一下国内的工艺现状。(仕兰微面试题目)
17、半导体工艺中，掺杂有哪几种方式?(仕兰微面试题目)
18、描述cmos电路中闩锁效应产生的过程及最后的结果?(仕兰微面试题目)
19、解释latch-up现象和antenna effect和其预防措施.(未知)
20、什么叫latchup?(科广试题)
21、什么叫窄沟效应? (科广试题)
22、什么是nmos、pmos、cmos?什么是增强型、耗尽型?什么是pnp、npn?他们有什么差别?(仕兰微面试题目)
23、硅栅coms工艺中n阱中做的是p管还是n管，n阱的阱电位的连接有什么要求?(仕兰微面试题目)
24、画出cmos晶体管的cross-over图(应该是纵剖面图)，给出所有可能的传输特性和转移特性。(infineon笔试试题)
25、以interver为例,写出n阱cmos的process流程,并画出剖面图。(科广试题)
